STA339BW-STA339BWTR Fast Delivery |IC PHOENIX CO.,LIMITED

STA339BW ,2.1-channel high-efficiency digital audio systemFeatures Automatic invalid input-detect mute2 Wide voltage supply range  2-channel I S input dat ..
STA339BWS ,2.1 channel high efficiency digital audio systemElectrical specifications for the power section . . . . . 143.6 Power on/off sequence . . . ..
STA339BWS13TR ,2.1 channel high efficiency digital audio systemFeatures  Automatic invalid input-detect mute Wide-range supply voltage, 4.5 V to 21.5 V  Up to ..
STA339BWS13TR ,2.1 channel high efficiency digital audio systemSTA339BWS2.1-channel 40-watt high-efficiency digital system® Sound TerminalDatasheet - production d ..
STA339BWTR ,2.1-channel high-efficiency digital audio systemSTA339BW2.1 channel high-efficiency digital audio systemDatasheet - production data Dedicated LFE ..
STA369BWS ,2.1-channel 40-W high-efficiency digital audio system Sound TerminalFeatures2with fast recall via I C interface Wide-range supply voltage, 4.5 V to 21.5 V  Extended ..
STS5N15F3 ,N-channel 150 V, 0.045 Ω, 5 A, SO-8 STripFET͐2;2; III Power MOSFETElectrical characteristics (T = 25 °C unless otherwise specified).J Table 5. On/off statesSymbol Pa ..
STS5N15F3 ,N-channel 150 V, 0.045 Ω, 5 A, SO-8 STripFET͐2;2; III Power MOSFETAbsolute maximum ratingsSymbol Parameter Value UnitV Drain-source voltage (V = 0) 150 VDS GSV Gate- ..
STS5N15F4 ,N-channel 150 V, 0.057 Ohm, 5 A, SO-8 STripFET(TM) DeepGATE(TM) Power MOSFETElectrical characteristics (T = 25 °C unless otherwise specified)J Table 5. On/off statesSymbol Par ..
STS5NF60L ,N-CHANNEL 60VSTS5NF60L®N - CHANNEL 60V - 0.045Ω - 5A SO-8STripFET™ POWER MOSFETPRELIMINARY DATATYPE V R IDSS DS( ..
STS5NS150 ,N-CHANNEL 150VABSOLUTE MAXIMUM RATINGSSymbol Parameter Value UnitV Drain-source Voltage (V = 0) 150 VDS GSV Drain ..
STS5PF20V ,P-CHANNEL 20VELECTRICAL CHARACTERISTICS (T = 25 °C UNLESS OTHERWISE SPECIFIED)JOFFSymbol Parameter Test Conditio ..

STA339BW-STA339BWTR
2.1-channel high-efficiency digital audio system
February 2014 DocID15251 Rev 7 1/78 A339BW
2.1 channel high-efficiency digital audio system
Datasheet - production data
Features Wide voltage supply range 5 V to 26 V (operating range) 30 V (absolute maximum rating) 3 power output configurations 2 channels of ternary PWM (stereo mode)
(2 x 20 W into 8  at 18V) 3 channels - left, right using binary and LFE
using ternary PWM (2.1 mode) (2x9 W +
1x20 W into 2x4 , 1 x 8  at 18V) 2 channels of ternary PWM (2x20 W) +
stereo lineout ternary 2.1 channels of 24-bit FFX® 100 dB SNR and
dynamic range Selectable 32to 192 kHz input sample ratesI2 C control with selectable device address Digital gain/attenuation +48dB to -80dB with
0.5 dB/step resolution Soft volume update with programmable ratio Individual channel and master gain/attenuation Two independent DRC configurable as a
dual-band anti-clipper (B2 DRC) or as
independent limiters/compressors EQ-DRC for DRC based on filtered signals Dedicated LFE processing for bass boosting
with 0.5 dB/step resolution Audio presets: 15 preset crossover filters 5 preset anti-clipping modes Preset night-time listening mode Individual channel and master soft/hard mute Independent channel volume and DSP bypass Automatic zero-detect mute Automatic invalid input-detect mute 2-channel I2 S input data interface Input and output channel mapping Up to 8 user-programmable biquads per
channel with 28-bit resolution 3 coefficient banks for EQ presets storing with
fast recall via I2 C interface Bass/treble tones and de-emphasis control Selectable high-pass filter for DC blocking Advanced AM interference frequency
switching and noise suppression modes Selectable high- or low-bandwidth
noise-shaping topologies Variable max power correction for lower
full-power THD Selectable clock input ratio 96 kHz internal processing sample rate, 24 to
28-bit precision Thermal overload and short-circuit protection
embedded Video apps: 576 * fS input mode supported Fully compatible with STA339BWS.

Table 1. Device summary
Contents STA339BW
2/78 DocID15251 Rev 7
Contents Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.1 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11 Pin connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.1 Connection diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.1 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.2 Thermal data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.3 Recommended operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.4 Electrical specifications for the digital section . . . . . . . . . . . . . . . . . . . . . 15
3.5 Electrical specifications for the power section . . . . . . . . . . . . . . . . . . . . . 16
3.6 Power on/off sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.7 T esting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.7.1 Functional pin definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Serial audio interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.0.1 Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.0.2 Delay serial clock enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.0.3 Channel input mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 Processing data paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212 C bus specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1 Communication protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1.1 Data transition or change . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1.2 Start condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1.3 Stop condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1.4 Data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.2 Device addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.3 Write operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.3.1 Byte write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
DocID15251 Rev 7 3/78
STA339BW Contents
6.3.2 Multi-byte write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4 Read operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4.1 Current address byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4.2 Current address multi-byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4.3 Random address byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4.4 Random address multi-byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4.5 Write mode sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.4.6 Read mode sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7.1 Configuration register A (addr 0x00) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
7.1.1 Master clock select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
7.1.2 Interpolation ratio select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
7.1.3 Thermal warning recovery bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
7.1.4 Thermal warning adjustment bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
7.1.5 Fault detect recovery bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
7.2 Configuration register B (addr 0x01) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
7.2.1 Serial audio input interface format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
7.2.2 Serial data interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
7.2.3 Serial data first bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
7.2.4 Delay serial clock enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
7.2.5 Channel input mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
7.3 Configuration register C (addr 0x02) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
7.3.1 FFX power output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
7.3.2 FFX compensating pulse size register . . . . . . . . . . . . . . . . . . . . . . . . . . 34
7.3.3 Overcurrent warning detect adjustment bypass . . . . . . . . . . . . . . . . . . 35
7.4 Configuration register D (addr 0x03) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
7.4.1 High-pass filter bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
7.4.2 De-emphasis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
7.4.3 DSP bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
7.4.4 Post-scale link . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
7.4.5 Biquad coefficient link . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
7.4.6 Dynamic range compression/anti-clipping bit . . . . . . . . . . . . . . . . . . . . 36
7.4.7 Zero-detect mute enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
7.4.8 Submix mode enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
7.5 Configuration register E (addr 0x04) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Contents STA339BW
4/78 DocID15251 Rev 7
7.5.1 Max power correction variable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
7.5.2 Max power correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
7.5.3 Noise-shaper bandwidth selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
7.5.4 AM mode enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
7.5.5 PWM speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
7.5.6 Distortion compensation variable enable . . . . . . . . . . . . . . . . . . . . . . . . 38
7.5.7 Zero-crossing volume enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
7.5.8 Soft volume update enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
7.6 Configuration register F (addr 0x05) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
7.6.1 Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
7.6.2 Invalid input detect mute enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
7.6.3 Binary output mode clock loss detection . . . . . . . . . . . . . . . . . . . . . . . . 45
7.6.4 LRCK double trigger protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
7.6.5 Auto EAPD on clock loss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
7.6.6 IC power down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
7.6.7 External amplifier power down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
7.7 Volume control registers (addr 0x06 - 0x0A) . . . . . . . . . . . . . . . . . . . . . . 46
7.7.1 Mute/line output configuration register . . . . . . . . . . . . . . . . . . . . . . . . . . 46
7.7.2 Master volume register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
7.7.3 Channel 1 volume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
7.7.4 Channel 2 volume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
7.7.5 Channel 3 / line output volume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
7.8 Audio preset registers (addr 0x0B and 0x0C) . . . . . . . . . . . . . . . . . . . . . 48
7.8.1 Audio preset register 1 (addr 0x0B) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
7.8.2 Audio preset register 2 (addr 0x0C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
7.8.3 AM interference frequency switching . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
7.8.4 Bass management crossover . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
7.9 Channel configuration registers (addr 0x0E - 0x10) . . . . . . . . . . . . . . . . . 50
7.9.1 Tone control bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
7.9.2 EQ bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
7.9.3 Volume bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.9.4 Binary output enable registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.9.5 Limiter select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.9.6 Output mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.10 T one control register (addr 0x11) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
7.10.1 Tone control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
DocID15251 Rev 7 5/78
STA339BW Contents
7.11 Dynamic control registers (addr 0x12 - 0x15) . . . . . . . . . . . . . . . . . . . . . 52
7.11.1 Limiter 1 attack/release rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
7.11.2 Limiter 1 attack/release threshold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
7.11.3 Limiter 2 attack/release rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
7.11.4 Limiter 2 attack/release threshold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
7.11.5 Limiter 1 Extended attack threshold (addr 0x32) . . . . . . . . . . . . . . . . . . 56
7.11.6 Limiter 1 Extended release threshold (addr 0x33) . . . . . . . . . . . . . . . . . 56
7.11.7 Limiter 2 Extended attack threshold (addr 0x34 . . . . . . . . . . . . . . . . . . ) 57
7.11.8 Limiter 2 Extended release threshold (addr 0x35) . . . . . . . . . . . . . . . . . 57
7.12 User-defined coefficient control registers (addr 0x16 - 0x26) . . . . . . . . . . 57
7.12.1 Coefficient address register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.12.2 Coefficient b1 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.12.3 Coefficient b1 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.12.4 Coefficient b1 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.12.5 Coefficient b2 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7.12.6 Coefficient b2 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7.12.7 Coefficient b2 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7.12.8 Coefficient a1 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7.12.9 Coefficient a1 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7.12.10 Coefficient a1 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7.12.11 Coefficient a2 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7.12.12 Coefficient a2 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
7.12.13 Coefficient a2 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
7.12.14 Coefficient b0 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 59
7.12.15 Coefficient b0 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
7.12.16 Coefficient b0 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
7.12.17 Coefficient write/read control register . . . . . . . . . . . . . . . . . . . . . . . . . . 59
7.12.18 User-defined EQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
7.12.19 Prescale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
7.12.20 Postscale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
7.12.21 Overcurrent postscale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.13 Variable max power correction registers (addr 0x27 - 0x28) . . . . . . . . . . 64
7.14 Variable distortion compensation registers (addr 0x29 - 0x2A) . . . . . . . . 64
7.15 Fault detect recovery constant registers (addr 0x2B - 0x2C) . . . . . . . . . . 65
7.16 Device status register (addr 0x2D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
7.17 EQ coefficients and DRC configuration register (addr 0x31) . . . . . . . . . . 66

Partno	Mfg	Dc	Qty	Available	Descript
STA339BW	ST	N/a	10115	avai	2.1-channel high-efficiency digital audio system
STA339BWTR	ST	N/a	8854	avai	2.1-channel high-efficiency digital audio system