SSTU32865; 1.8 V 28-bit 1:2 registered buffer with parity for DDR2 RDIMM applications Features■ 28-bit data register supporting DDR2■ Fully compliant to JEDEC standard JESD82-9■ Supports 2 rank by 4 DIMM density by integrating equivalent functionality of twoJEDEC-standard DDR2 registers (i.e. 2 × SSTU32864 or 2 × SSTU32866)■ Parity checking function across 22 input data bits■ Parity out signal■ Controlled output impedance drivers enable optimal signal integrity and speed■ Exceeds JESD82-9 speed performance (1.8 ns max. single-bit switching propagationdelay, 2.0 ns max. mass-switching)■ Supports up to 450 MHz clock frequency of operation■ Optimized pinout for high-density DDR2 module design■ Chip-selects minimize power consumption by gating data outputs from changing state■ Supports Stub Series Terminated Logic SSTL_18 data inputs■ Differential clock (CK and CK) inputs■ Supports Low Voltage Complementary Metal Oxide Semiconductor (LVCMOS)switching levels on the control and RESET inputs■ Single 1.8 V supply operation■ Available in 160-ball 9 mm × 13 mm, 0.65 mm ball pitch TFBGA packageSSTU32865Philips Semiconductors1.8 V DDR registered buffer with parity3.