Dual J-K Negative-Edge-Triggered Flip-Flop With Clear And Preset The SN74F112 is a dual negative-edge-triggered J-K flip-flop manufactured by Texas Instruments (TI).  

### **Key Specifications:**  
- **Logic Family:** 74F  
- **Number of Circuits:** 2 (Dual Flip-Flop)  
- **Trigger Type:** Negative-Edge Triggered  
- **Supply Voltage Range:** 4.5V to 5.5V  
- **Operating Temperature Range:** 0°C to 70°C (Commercial)  
- **Propagation Delay:** Typically 6 ns (max 10 ns)  
- **Output Current:** ±24 mA (High/Low)  
- **Power Dissipation:** ~100 mW per flip-flop  

### **Descriptions and Features:**  
- **Dual J-K Flip-Flop:** Contains two independent J-K flip-flops with individual clock, preset, and clear inputs.  
- **Negative-Edge Triggering:** Changes state on the high-to-low transition of the clock pulse.  
- **Asynchronous Inputs:** Includes preset (PRE) and clear (CLR) for direct control of output states.  
- **High-Speed Operation:** Optimized for fast switching applications.  
- **Wide Operating Voltage:** Compatible with standard TTL levels.  
- **Package Options:** Available in PDIP, SOIC, and other surface-mount packages.  

This device is commonly used in counters, registers, and control logic circuits requiring edge-triggered storage elements.

Dual J-K Negative-Edge-Triggered Flip-Flop With Clear And Preset