PSB21150FV1.3 ,IPAC-X (ISDN PC Adapter Circuit Exten...Data Sheet, DS 1, July 2000IPAC-XISDN PC Adapter CircuitPSB/PSF 21150 Version 1.3TransceiversNe ve ..
PSB2115FV1.2 ,IPAC (ISDN PC Adapter Circuit)
PSB2115FV1.2 ,IPAC (ISDN PC Adapter Circuit)
PSB2115FV1.2 ,IPAC (ISDN PC Adapter Circuit)
PSB2115FV1.2 ,IPAC (ISDN PC Adapter Circuit)
PSB2115FV1.2 ,IPAC (ISDN PC Adapter Circuit)
QCPM-9801 ,PCS / CDMA / AMPS Dual-Band Tri-Mode Power Amplifier ModuleGeneral DescriptionPackage Pin Configuration• • • • Operating frequency:(Back side)The Dual-Band Du ..
QCPM-9804 ,PCS / CDMA / AMPS Dual-Band Tri-Mode Power Amplifier ModuleApplications• • • • Dynamic bias controlscontrol and bias circuits.optimize PAE at low output• • • ..
QD2114AL-1 , RAM FAMIRLY EXPRESS
QD2114AL-2 , RAM FAMIRLY EXPRESS
QD2114AL-4 , RAM FAMIRLY EXPRESS
QD2125AL , RAM FAMIRLY EXPRESS
PSB21150FV1.3
IPAC-X (ISDN PC Adapter Circuit Exten...
IPAC-X
ISDN PC Adapter Circuit
PSB/PSF 21150 Version 1.3
For questions on technology, delivery and prices please contact the Infineon
Technologies Offices in Germany or the Infineon Technologies Companies and
Representatives worldwide: see our webpage at http://www.infineon.com
PSB 21150
Revision History:2000-07-21DS 1
Previous Version:
Table of ContentsPage
1Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141.1Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.2Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.3Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25Description of Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343.1General Functions and Device Architecture . . . . . . . . . . . . . . . . . . . . . . . 34
3.2Microcontroller Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.1Serial Control Interface (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.2.1.1Programming Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.2.2Parallel Microcontroller Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.2.3Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.2.4Reset Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.2.5Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.2.6Activation Indication via Pin ACL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.3S/T-Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.3.1S/T-Interface Coding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
3.3.2S/T-Interface Multiframing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.3.3Multiframe Synchronization (M-Bit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
3.3.4Data Transfer and Delay between IOM-2 and S/T . . . . . . . . . . . . . . . . 58
3.3.5Transmitter Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
3.3.6Receiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
3.3.7S/T Interface Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
3.3.7.1External Protection Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
3.3.8S/T Interface Delay Compensation (TE/LT-T mode) . . . . . . . . . . . . . . . 65
3.3.9Level Detection Power Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
3.3.10Transceiver Enable/Disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
3.3.11Test Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
3.4Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
3.4.1Description of the Receive PLL (DPLL) . . . . . . . . . . . . . . . . . . . . . . . . . 72
3.4.2Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
3.4.3Oscillator Clock Output C768 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
3.5Control of Layer-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
3.5.1State Machine TE and LT-T mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
3.5.1.1State Transition Diagram (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . 76
3.5.1.2States (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
3.5.1.3C/I Codes (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
3.5.1.4Infos on S/T (TE, LT-T) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
3.5.2State Machine LT-S Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
3.5.2.1State Transition Diagram (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
3.5.2.2States (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
