Dual Positive-Edge-Triggered J-K Flip-Flops with Preset/ Clear/ and Complementary Outputs The DM74LS109AM is a dual positive-edge-triggered J-K flip-flop with preset and clear, manufactured by Fairchild Semiconductor. Here are its key specifications:

- **Logic Family**: 74LS (Low-power Schottky)
- **Function**: Dual J-K Flip-Flop
- **Trigger Type**: Positive-edge-triggered
- **Supply Voltage (VCC)**: 4.75V to 5.25V (nominal 5V)
- **High-Level Input Voltage (VIH)**: Min 2V
- **Low-Level Input Voltage (VIL)**: Max 0.8V
- **High-Level Output Voltage (VOH)**: Min 2.7V (at IOH = -0.4mA)
- **Low-Level Output Voltage (VOL)**: Max 0.5V (at IOL = 8mA)
- **Propagation Delay (tPLH/tPHL)**: Typically 20ns (max 30ns) at 5V
- **Operating Temperature Range**: 0°C to +70°C
- **Package**: 16-pin SOIC (Small Outline Integrated Circuit)
- **Features**: 
  - Independent J, K, clock, preset, and clear inputs for each flip-flop
  - Direct clear and preset inputs
  - Compliant with JEDEC standard no. 7A
  - Low power consumption: 4mW (typ) per flip-flop

These specifications are based on Fairchild's datasheet for the DM74LS109AM.