Single-Supply 16-Bit Sigma Delta Stereo ADC applications requiring a single 5 V power supply.audio pass band. The high order of the modulator randomizes theEach single-ended channel consists of a fourth order one-bitmodulator output, reducing idle tones in the AD1870 to verynoise shaping modulator and a digital decimation filter. An on-chiplow levels. Because its modulator is single bit, the AD1870 isvoltage reference, stable over temperature and time, defines theinherently monotonic and has no mechanism for producingfull-scale range for both channels. Digital output data from bothdifferential linearity errors.channels are time multiplexed to a single, flexible serial inter-face. The AD1870 accepts a 256 × f or a 384 × f input clockS SThe input section of the AD1870 uses autocalibration to correct(f is the sampling frequency) and operates in both serial portSany dc offset voltage present in the circuit, provided that the inputsMaster and Slave Modes. In Slave Mode, all clocks must be ex-are ac-coupled. The single-ended dc input voltage can swingternally derived from a common source.between 0.7 V and 3.8 V typically. The AD1870 antialias inputcircuit requires four external 470 pF NPO ceramic chip filterInput signals are sampled at 64 × f onto internally bufferedScapacitors, two for each channel. No active electronics are needed.switched capacitors, eliminating external sample-and-hold ampli-Decoupling capacitors for the supply and reference pins arefiers and minimizing the requirements for antialias filtering at thealso required.input. With simplified antialiasing, linear phase can be preservedacross the pass band. The on-chip single-ended-to-differential sig-The dual-digital decimation filters are triple-stage, finite impulsenal converters save the board designer from having to provideresponse filters for effectively removing the modulator’s highthem externally. The AD1870’s internal differential architecturefrequency quantization noise and reducing the 64 × f single-bitSprovides increased dynamic range and excellent power supplyoutput data rate to an f word rate. They provide linear phaseSrejection