Dual JK flip-flop with reset; negative-edge trigger The 74HC107N is a dual J-K flip-flop with reset, manufactured by various companies including Texas Instruments, NXP Semiconductors, and others. Below are the key specifications:

- **Logic Type**: J-K Flip-Flop
- **Number of Circuits**: 2
- **Output Type**: Differential
- **Supply Voltage - Operating**: 2 V to 6 V
- **Operating Temperature**: -40°C to +125°C
- **Mounting Type**: Through Hole
- **Package / Case**: PDIP-14
- **Propagation Delay Time**: 20 ns at 5 V
- **High Level Output Current**: -5.2 mA
- **Low Level Output Current**: 5.2 mA
- **Trigger Type**: Negative Edge
- **Current - Quiescent (Iq)**: 4 µA
- **Input Capacitance**: 3.5 pF
- **Power Supply Current (ICC)**: 40 µA

These specifications are typical for the 74HC107N and may vary slightly depending on the manufacturer. Always refer to the specific datasheet for detailed information.

Dual JK flip-flop with reset; negative-edge trigger The 74HC107N is a dual J-K flip-flop with reset, manufactured by MOT (Motorola). It operates with a supply voltage range of 2V to 6V and is designed for high-speed operation. The device features asynchronous reset functionality, allowing the outputs to be set to a known state regardless of the clock input. It is available in a 14-pin DIP (Dual In-line Package) and is compatible with TTL (Transistor-Transistor Logic) inputs. The 74HC107N is commonly used in applications requiring sequential logic, such as counters, shift registers, and control circuits.

Dual JK flip-flop with reset; negative-edge trigger The 74HC107N is a dual J-K flip-flop with reset, manufactured by NXP Semiconductors. It operates with a supply voltage range of 2.0V to 6.0V, making it compatible with both TTL and CMOS logic levels. The device features two independent J-K flip-flops, each with individual J, K, clock (CP), and reset (R) inputs, as well as complementary outputs (Q and Q̅). The flip-flops are edge-triggered on the falling edge of the clock pulse. The 74HC107N is available in a 14-pin DIP (Dual In-line Package) and is designed for high-speed operation, with typical propagation delays of 13 ns at 5V. It is suitable for applications requiring sequential logic, such as counters, registers, and control circuits.

Dual JK flip-flop with reset; negative-edge trigger The 74HC107N is a dual J-K flip-flop with reset, manufactured by Philips (PHI). It operates with a supply voltage range of 2V to 6V and is designed for high-speed operation. The device features two independent J-K flip-flops with individual J, K, clock (CP), and reset (R) inputs, as well as complementary outputs (Q and Q̅). It is compatible with TTL levels and has a typical propagation delay of 20 ns. The 74HC107N is available in a 14-pin DIP (Dual In-line Package) and is suitable for use in a wide range of digital applications, including counters, registers, and control circuits.