Dual Negative JK Edge-Triggered Flip-Flop The 74F113 is a dual J-K flip-flop integrated circuit manufactured by National Semiconductor (NS). It is part of the 74F family, which is known for its high-speed operation. The 74F113 features two independent J-K flip-flops with preset and clear functionality. Key specifications include:

- **Supply Voltage (VCC):** 4.5V to 5.5V
- **Operating Temperature Range:** 0°C to 70°C
- **Propagation Delay:** Typically 6.5 ns (for high-speed operation)
- **Input Current (High):** 20 µA (max)
- **Input Current (Low):** -0.6 mA (max)
- **Output Current (High):** -1 mA (max)
- **Output Current (Low):** 20 mA (max)
- **Power Dissipation:** 70 mW (typical) per flip-flop

The 74F113 is designed for use in high-speed digital systems and is compatible with TTL logic levels. It is available in various package types, including DIP (Dual In-line Package) and SOIC (Small Outline Integrated Circuit).