DUAL J-FET INPUT LOW-POWER OPERATIONAL AMPLIFIER Here are the factual details about part UPC4064C from Ic-phoenix technical data files:  

### **Manufacturer Specifications**  
- **Manufacturer:** NEC (Nippon Electric Company)  
- **Part Number:** UPC4064C  
- **Type:** CMOS 64K (65,536) x 1-bit Dynamic RAM (DRAM)  
- **Technology:** High-speed, low-power CMOS  
- **Operating Voltage:** 5V ±10%  
- **Access Time:** 120 ns (typical)  
- **Package:** 16-pin DIP (Dual In-line Package)  
- **Refresh Cycle:** 2 ms (128 cycles)  

### **Descriptions**  
- The UPC4064C is a dynamic random-access memory (DRAM) chip with a storage capacity of 64K bits (organized as 65,536 x 1-bit).  
- Designed for use in microprocessor-based systems requiring high-speed, low-power memory.  
- Features a multiplexed address input to reduce pin count.  

### **Features**  
- **Low Power Consumption:** CMOS technology ensures reduced power usage.  
- **Single 5V Supply:** Compatible with standard TTL logic levels.  
- **Multiplexed Addressing:** Uses row and column address strobes (RAS, CAS) to minimize pin count.  
- **Automatic Refresh:** Supports CAS-before-RAS (CBR) refresh mode.  
- **Wide Operating Temperature Range:** Suitable for industrial applications.  

This information is based on the manufacturer's datasheet and technical documentation. Let me know if you need further details.

DUAL J-FET INPUT LOW-POWER OPERATIONAL AMPLIFIER