16-BIT LOW VOLTAGE ROMLESS MCU WITH MAC Table of Contents16.3 AC CHARACTERISTICS       . 4516.3.1 CPU Clock Generation Mechanisms     . . . . 4716.3.2 Memory Cycle Variables      . . . . . 5116.3.3 Multiplexed Bus       . . . . 5216.3.4 Demultiplexed Bus        . 5916.3.5 CLKOUT and READY/READY       6616.3.6 External Bus Arbitration       . . . . . 6916.3.7 External Hardware Reset       . . . . 7216.3.8 Synchronous Serial Port Timing      . . . . . . . 7517 PACKAGE MECHANICAL DATA      . . . . . . 7718 ORDERING INFORMATION      . . . 773/77ST10R272L - PIN DESCRIPTION1 PIN DESCRIPTION100999897969594939291908988878685848382818079787776P5.13/T5IN 1 75 P1 H .6/A14P5 .14 /T 4EU D 74 P1 H .5/A132P5 .15 /T 2EU D 73 P1 H .4/A123V P1 H .3/A114 72SS71 P1 H .2/A10XTAL 1 5XTAL 2 70 V6SSV69 VDD 7DDP3 .0 8 68 P1 H .1/A967 P1 H .0/A8P3.1/T6OUT 966 P1 L.7 /A7P3.2 /C APIN 10P3.3/T3OUT 11 65 P1 L.6 /A6P3.4/T3EUD 12 64 P1 L.5 /A563 P1 L.4 /A4P3.5/T4IN 13ST10R272LP3.6/T3IN 14 62 P1 L.3 /A3P3.7/T2IN 15 61 P1 L.2 /A2P3 .8 16 60 P1 L.1 /A1P3 .9 17 59 P1 L.0 /A0P3 .10 /Tx D 0 18 58 P0 H .7/AD 15P 3.1 1/Rx D0 19 57 P0 H .6/AD 1456 P0 H .5/AD 13P3.12/B H E/W R H 20P3.1 3 21 55 P0 H .4/AD 12P3.1 5/C LKO U T 22 54 P0 H .3/AD 11P4.0/A16 23 53 P0 H .2/AD 10P4.1/A17 24 52 P0 H .1/AD 9P4.2/A18 25 51 P0 H .0/AD 826272829303132333435363738394041424344454647484950Figure 1 TQFP-100

16-BIT LOW VOLTAGE ROMLESS MCU WITH MAC