16-bit MCU with 512 Kbyte Flash memory and 36 Kbyte RAM Functional description      . . . . . . . 275.2.1 Structure        275.2.2 Module structure       . . 275.2.3 Low power mode       . . 305.3 Write operation      . . . . . 305.4 Flash control registers description    . . . . . . 315.4.1 Flash control register 0 low (FCR0L)    . . . 315.4.2 Flash control register 0 high (FCR0H)    . . 335.4.3 Flash control register 1 low (FCR1L)    . . . 355.4.4 Flash control register 1 high (FCR1H)    . . 365.4.5 Flash data register 0 low (FDR0L)    . . . . . 375.4.6 Flash data register 0 high (FDR0H)    . . . . 375.4.7 Flash data register 1 low (FDR1L)    . . . . . 385.4.8 Flash data register 1 high (FDR1H)    . . . . 385.4.9 Flash address register low (FARL)    . . . . . 385.4.10 Flash address register high (FARH)    . . . . 395.4.11 Flash error register (FER)      . . . 395.4.12 XFlash interface control dummy register (XFICR)   . 405.5 Protection strategy      . . 405.5.1 Protection registers       412/186 Doc ID 13453 Rev 4ST10F273M Contents5.5.2 Flash non-volatile write protection I register low (FNVWPIRL)  . . . . . . . 415.5.3 Flash non-volatile write protection I register high (FNVWPIRH)  . . . . . . 425.5.4 Flash non-volatile write protection I register low Mirror (FNVWPIRL-m) 425.5.5 Flash non-volatile write protection I register high Mirror (FVWPIRH-m)  425.5.6 Flash non-volatile access protection register 0 (FNVAPR0)   . 435.5.7 Flash non-volatile access protection register 1 low (FNVAPR1L)  . . . . . 435.5.8 Flash non-volatile access protection register 1 high (FNVAPR1H)  . . . . 445.5.9 Access protection       . 445.5.10 Write protection       . . . 455.5.11 Temporary unprotection     . . . . . 455.6 Write operation examples     . . . . . 455.7 Write operation summary     . . . . . 486 Bootstrap loader       . . . 496.1 Selection among user-code, standard or selective bootstrap  . . 496.2 Standard bootstrap loader      . . . . 496.3 Alternate and selective boot mode (ABM and SBM)    506.3.1 Activation of the ABM and SBM    . . . . . . . 506.3.2 User mode signature integrity check    . . . 506.3.3 Selective boot mode      . . . . . . . 507 Central processing unit (CPU)     517.1 Multiplier-accumulator unit (MAC)     . . . . . . 527.2 Instruction set summary     . . . . . . 537.3 MAC co-processor specific instructions    . . 558 External bus controller     . . . . . . 569 Interrupt system       . . . 579.1 X-Peripheral interrupt      599.2 Exception and error traps list      . . 6110 Capture / compare (CAPCOM) units     . . . 6211 General purpose timer unit      . . 6411.1 GPT1        . . . . 64Doc ID 13453 Rev 4 3/186Contents ST10F273M11.2 GPT2        . . . . 6612 PWM modules       . . . . . 6813 Parallel ports       . . . . . . 6913.1 Introduction       . . . . . . . 6913.2 I/O’s special

16-bit MCU with 512 Kbyte Flash memory and 36 Kbyte RAM