520V N-Channel MOSFET FeaturesThese N-Channel enhancement mode power field effect • 1.3A, 520V, R = 5.3Ω @V = 10 VDS(on) GStransistors are produced using Fairchild’s proprietary,• Low gate charge ( typical 8.3 nC)planar, DMOS technology.• Low Crss ( typical  5.5 pF)This advanced technology has been especially tailored to• Fast switchingminimize on-state resistance, provide superior switching• 100% avalanche testedperformance, and withstand high energy pulse in the• Improved dv/dt capabilityavalanche and commutation mode. These devices are wellsuited for high efficiency switch mode power supplies,power factor correction and electronic lamp ballasts basedon half bridge.DD!!!!!!!!● ● ● ● ● ● ● ●◀ ◀ ◀ ◀ ◀ ◀ ◀ ◀▲ ▲ ▲ ▲ ▲ ▲ ▲ ▲● ● ● ● ● ● ● ●G!!!!!!!!D-PAK ● ● ● ● ● ● ● ●I-PAKGSSSR SeriesSSU SeriesGS D!!!!!!!!SAbsolute Maximum Ratings     T = 25°C unless otherwise notedCSymbol Parameter SSR1N50B / SSU1N50B UnitsV Drain-Source Voltage 520 VDSSI - Continuous (T = 25°C)Drain Current 1.3 AD C- Continuous (T = 100°C)0.82 ACI (Note 1)Drain Current - Pulsed 5.0 ADMVGate-Source Voltage ± 30 VGSSE (Note 2)Single Pulsed Avalanche Energy 100 mJASIAvalanche Current (Note 1) 1.3 AARE (Note 1)Repetitive Avalanche Energy 2.6 mJARdv/dt Peak Diode Recovery dv/dt (Note 3) 5.5 V/nsPower Dissipation (T = 25°C) *2.5 WP ADPower Dissipation (T = 25°C)26 WC- Derate above 25°C 0.21 W/°CT , TOperating and Storage Temperature Range -55 to +150 °CJ stgMaximum lead temperature for soldering purposes,T 300 °CL1/8" from case for 5 secondsThermal Characteristics Symbol Parameter Typ Max UnitsRThermal Resistance, Junction-to-Case -- 4.76 °C/WθJCRThermal Resistance, Junction-to-Ambient * -- 50 °C/WθJARThermal Resistance, Junction-to-Ambient -- 110 °C/WθJA* When mounted on the minimum pad size recommended (PCB Mount)2002 Fairchild Semiconductor Corporation Rev. C, May 2002SSR1N50B / SSU1N50B

520V N-Channel MOSFET