1.8 V 28-bit high output drive 1:2 registered buffer with parity for DDR2 RDIMM applications General descriptionThe SSTUH32865 is a 1.8 V 28-bit high output drive 1:2 register specifically designed foruse on two rank by four (2R × 4) and similar high-density Double Data Rate 2 (DDR2)memory modules. It is similar in function to the JEDEC-standard 14-bit DDR2 register, butintegrates the functionality of the normally required two registers in a single package,thereby freeing up board real-estate and facilitating routing to accommodate high-densityDual In-line Memory Module (DIMM) designs.The SSTUH32865 also integrates a parity function, which accepts a parity bit from thememory controller, compares it with the data received on the D-inputs and indicateswhether a parity error has occurred on its open-drain PTYERR pin (active LOW).The SSTUH32865 is packaged in a 160-ball, 12 × 18 grid, 0.65 mm ball pitch, thin profilefine-pitch ball grid array (TFBGA) package, which—while requiring a minimum9mm × 13 mm of board space—allows for adequate signal routing and escape usingconventional card technology.The SSTUH32865 is identical to SSTU32865 in function and performance, withhigher-drive outputs optimized to drive heavy load nets (such as stacked DRAMs) whilemaintaining speed and signal integrity.2.

1.8 V 28-bit high output drive 1:2 registered buffer with parity for DDR2 RDIMM applications