Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset The SN74LVC112APWR is a dual negative-edge-triggered J-K flip-flop manufactured by Texas Instruments. Below are its specifications, descriptions, and features based on factual information from Ic-phoenix technical data files:  

### **Manufacturer:** Texas Instruments  
### **Part Number:** SN74LVC112APWR  
### **Package:** TSSOP-16  

### **Key Specifications:**  
- **Logic Type:** J-K Flip-Flop  
- **Number of Circuits:** 2  
- **Trigger Type:** Negative Edge  
- **Supply Voltage Range:** 1.65V to 3.6V  
- **High-Level Output Current:** -24mA  
- **Low-Level Output Current:** 24mA  
- **Propagation Delay Time:** 4.8ns (typical at 3.3V)  
- **Operating Temperature Range:** -40°C to +85°C  

### **Descriptions:**  
- The SN74LVC112APWR is a dual negative-edge-triggered J-K flip-flop with clear (CLR) and preset (PRE) inputs.  
- It is designed for 1.65V to 3.6V VCC operation, making it suitable for low-voltage applications.  
- The device features high noise immunity and low power consumption.  

### **Features:**  
- **Wide Operating Voltage Range:** 1.65V to 3.6V  
- **Supports Mixed-Mode Voltage Operation**  
- **Low Power Consumption:** ICC = 10μA (Max)  
- **High Noise Immunity**  
- **ESD Protection Exceeds 2000V (HBM) and 1000V (CDM)**  
- **Latch-Up Performance Exceeds 250mA per JESD 17**  
- **Available in TSSOP-16 Package**  

This information is based solely on the manufacturer's datasheet and technical documentation.

Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset The SN74LVC112APWR is a dual negative-edge-triggered J-K flip-flop manufactured by Texas Instruments (TI). Here are its specifications, descriptions, and features:

### **Specifications:**  
- **Supply Voltage Range:** 1.65V to 3.6V  
- **High-Speed Operation:** 5.5 ns at 3.3V  
- **Low Power Consumption:** 10 µA (max) ICC  
- **Input Voltage Levels:**  
  - 0 to VCC (5V tolerant inputs)  
- **Output Drive Capability:** ±24 mA at 3.3V  
- **Operating Temperature Range:** -40°C to +85°C  
- **Package:** TSSOP-16  

### **Descriptions:**  
- Dual J-K flip-flop with clear (CLR) and preset (PRE) inputs.  
- Negative-edge-triggered clocking.  
- Supports mixed-mode voltage operation (1.65V to 3.6V).  
- Designed for high-performance, low-power applications.  

### **Features:**  
- **5V Tolerant Inputs:** Allows interfacing with 5V logic.  
- **Wide Operating Voltage:** Compatible with 1.8V, 2.5V, and 3.3V systems.  
- **Schmitt-Trigger Inputs:** Improves noise immunity.  
- **ESD Protection:** Exceeds 2000V (HBM) and 1000V (CDM).  
- **Latch-Up Performance:** Exceeds 250 mA per JESD 17.  

This device is suitable for applications requiring edge-triggered flip-flops with preset and clear functionality.