Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset The SN74LVC112A is a dual negative-edge-triggered J-K flip-flop manufactured by Texas Instruments (TI).  

### **Key Specifications:**  
- **Technology Family:** LVC (Low-Voltage CMOS)  
- **Supply Voltage Range:** 1.65V to 3.6V  
- **High-Speed Operation:** 5.5 ns at 3.3V  
- **Low Power Consumption:** 10 µA (max) ICC  
- **Operating Temperature Range:** -40°C to 85°C  
- **Output Drive Capability:** ±24 mA at 3V  
- **Inputs Accept Voltages up to 5.5V** (Tolerant)  
- **Packages Available:** SOIC, TSSOP, PDIP  

### **Descriptions:**  
- Dual J-K flip-flop with clear (CLR) and preset (PRE) inputs.  
- Negative-edge-triggered clocking.  
- Supports partial power-down mode (Ioff protection).  

### **Features:**  
- **Wide Operating Voltage Range:** 1.65V to 3.6V  
- **5V-Tolerant Inputs** (Allows interfacing with 5V logic)  
- **Balanced Propagation Delays**  
- **Schmitt-Trigger Inputs** (Noise immunity)  
- **ESD Protection** (Exceeds 2000V per JESD 22)  
- **Latch-Up Performance** (Exceeds 250 mA per JESD 17)  

This device is commonly used in digital systems for data storage, synchronization, and control applications.

Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset