DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP The SN74LS73N is a dual negative-edge-triggered J-K flip-flop with clear, manufactured by Motorola (MOT).  

### **Specifications:**  
- **Logic Family:** LS (Low-Power Schottky)  
- **Number of Circuits:** 2  
- **Flip-Flop Type:** J-K Negative-Edge Triggered  
- **Output Type:** Standard  
- **Supply Voltage (VCC):** 4.75V to 5.25V  
- **High-Level Output Current (IOH):** -0.4mA  
- **Low-Level Output Current (IOL):** 8mA  
- **Propagation Delay Time (tpd):** 20ns (max)  
- **Operating Temperature Range:** 0°C to 70°C  
- **Package / Case:** 14-PDIP  

### **Descriptions:**  
- Each flip-flop has independent J, K, clock (CLK), and clear (CLR) inputs.  
- The outputs (Q and Q̅) change state on the negative-going edge of the clock pulse.  
- A low level on the CLR input resets the flip-flop, overriding clock and data inputs.  

### **Features:**  
- **Dual J-K Flip-Flops:** Two independent flip-flops in one package.  
- **Negative-Edge Triggering:** Ensures stable output transitions.  
- **Direct Clear Input:** Asynchronous reset capability.  
- **Wide Operating Voltage:** Compatible with standard TTL levels.  
- **Low Power Consumption:** Typical power dissipation of 20mW per flip-flop.  

This information is strictly based on the manufacturer's datasheet.

DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP