DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR The SN74LS112 is a dual negative-edge-triggered J-K flip-flop with preset and clear, manufactured by Texas Instruments (TI).  

### **Specifications:**  
- **Logic Family:** LS (Low-Power Schottky)  
- **Number of Circuits:** 2 (Dual Flip-Flop)  
- **Trigger Type:** Negative-Edge-Triggered  
- **Supply Voltage Range:** 4.75V to 5.25V  
- **Operating Temperature Range:** 0°C to 70°C  
- **Propagation Delay Time:** Typically 20ns (max 30ns)  
- **Power Dissipation:** Typically 20mW per flip-flop  
- **Input Type:** TTL-Compatible  
- **Output Type:** Standard  

### **Descriptions:**  
- Each flip-flop has independent **J, K, Clock (CLK), Preset (PRE), and Clear (CLR)** inputs.  
- The outputs (Q and Q̅) change state on the **negative (falling) edge** of the clock pulse.  
- **Preset (PRE)** and **Clear (CLR)** are asynchronous and override the clock input when active (LOW).  

### **Features:**  
- **Dual J-K Flip-Flops** in a single package.  
- **Asynchronous Preset and Clear** for direct control.  
- **Negative-Edge Clocking** for synchronous operation.  
- **TTL-Compatible Inputs and Outputs.**  
- **Wide Operating Voltage Range** (4.75V to 5.25V).  
- **Low Power Consumption** compared to standard TTL.  

This IC is commonly used in counters, registers, and control logic applications.

DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR