Dual J-K Negative-Edge-Triggered Flip-Flop With Clear And Preset The SN74F112N is a dual negative-edge-triggered J-K flip-flop manufactured by Texas Instruments (TI). Below are its specifications, descriptions, and features:  

### **Specifications:**  
- **Supply Voltage Range (VCC):** 4.5V to 5.5V  
- **Operating Temperature Range:** 0°C to 70°C  
- **High-Level Input Voltage (VIH):** 2V (min)  
- **Low-Level Input Voltage (VIL):** 0.8V (max)  
- **High-Level Output Current (IOH):** -1mA  
- **Low-Level Output Current (IOL):** 20mA  
- **Propagation Delay (tpd):** 8.5ns (max) at 5V  
- **Power Dissipation (PD):** 50mW (typical)  

### **Description:**  
The SN74F112N is a dual J-K flip-flop with individual J, K, clock (CLK), preset (PRE), and clear (CLR) inputs. It operates on negative-edge triggering, meaning the outputs change state on the falling edge of the clock signal.  

### **Features:**  
- **Dual J-K Flip-Flop:** Contains two independent flip-flops in a single package.  
- **Negative-Edge Triggering:** State changes occur on the clock's falling edge.  
- **Asynchronous Clear and Preset:** Directly sets or resets outputs regardless of clock state.  
- **High-Speed Operation:** Fast propagation delay for high-performance applications.  
- **TTL-Compatible Inputs/Outputs:** Works with standard TTL logic levels.  
- **Wide Operating Voltage:** Supports 4.5V to 5.5V supply range.  

This information is based on TI's official documentation for the SN74F112N.

Dual J-K Negative-Edge-Triggered Flip-Flop With Clear And Preset