Dual J-K Negative-Edge-Triggered Flip-Flops With Clear and Preset The SN74ALS112ADR is a dual negative-edge-triggered J-K flip-flop manufactured by Texas Instruments (TI).  

### **Specifications:**  
- **Logic Type:** J-K Flip-flop  
- **Number of Circuits:** 2  
- **Trigger Type:** Negative Edge  
- **Output Type:** Differential  
- **Supply Voltage Range:** 4.5V to 5.5V  
- **Operating Temperature Range:** 0°C to 70°C  
- **Package / Case:** SOIC-16  
- **Mounting Type:** Surface Mount  
- **Propagation Delay Time:** 15ns (typical)  
- **High-Level Output Current:** -2.6mA  
- **Low-Level Output Current:** 24mA  

### **Descriptions:**  
- The SN74ALS112ADR features independent J-K inputs, clock (CLK) inputs, preset (PRE), and clear (CLR) controls for each flip-flop.  
- It operates on a negative-edge-triggered clock, meaning state changes occur on the high-to-low transition of the clock signal.  
- The device is designed for high-speed logic applications with improved noise immunity.  

### **Features:**  
- Dual negative-edge-triggered J-K flip-flops  
- Independent clear and preset inputs  
- Buffered clock and direct clear inputs  
- High-speed operation with typical propagation delay of 15ns  
- Low power consumption (ALS series)  
- Wide operating voltage range (4.5V to 5.5V)  
- Available in SOIC-16 package for surface-mount applications  

This information is based on the manufacturer's datasheet.

Dual J-K Negative-Edge-Triggered Flip-Flops With Clear and Preset