DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP The SN54LS73J is a dual negative-edge-triggered J-K flip-flop with clear, manufactured by Texas Instruments (TI).  

### **Specifications:**  
- **Logic Family:** LS (Low-Power Schottky)  
- **Technology:** TTL (Transistor-Transistor Logic)  
- **Number of Circuits:** 2 (Dual Flip-Flop)  
- **Trigger Type:** Negative-Edge  
- **Function:** J-K Flip-Flop with Clear  
- **Supply Voltage (VCC):** 4.75V to 5.25V (Standard 5V operation)  
- **Operating Temperature Range:** -55°C to +125°C (Military-grade)  
- **Package Type:** Ceramic DIP (Dual In-line Package)  
- **Pin Count:** 14  

### **Descriptions and Features:**  
- **Dual Flip-Flop:** Contains two independent J-K flip-flops in a single IC.  
- **Negative-Edge Triggered:** Changes state on the falling edge of the clock pulse.  
- **Clear Function:** Each flip-flop has an asynchronous clear input (active LOW).  
- **High-Speed Operation:** Typical propagation delay of 15 ns.  
- **Low Power Consumption:** Optimized for reduced power usage compared to standard TTL.  
- **Military-Grade:** Designed for harsh environments with extended temperature range.  
- **Wide Compatibility:** Works with other TTL logic families.  

This device is commonly used in digital systems for data storage, counters, and control applications.

DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP

DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP The SN54LS73J is a dual negative-edge-triggered JK flip-flop with clear, manufactured by Texas Instruments (TI).  

### **Key Specifications:**  
- **Logic Type:** JK Flip-flop  
- **Trigger Type:** Negative-edge-triggered  
- **Number of Circuits:** 2  
- **Supply Voltage Range:** 4.5V to 5.5V  
- **Operating Temperature Range:** -55°C to +125°C (military-grade)  
- **Package Type:** Ceramic DIP (Dual In-line Package)  
- **Output Type:** Standard  

### **Descriptions and Features:**  
- Each flip-flop has independent J, K, clock (CLK), and clear (CLR) inputs.  
- Negative-edge triggering ensures state changes occur on the high-to-low clock transition.  
- Asynchronous clear (CLR) input resets the output (Q) to low independently of the clock.  
- High-speed operation with typical propagation delay of 15ns.  
- Low power consumption compared to standard TTL.  
- Designed for reliable performance in harsh environments (military/industrial applications).  

This device is part of the SN54LS series, which is the military-grade version of the SN74LS series, offering extended temperature and reliability specifications.

DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP