Dual J-K Flip-Flops With Clear and 3-state Outputs The SN54LS73AJ is a dual negative-edge-triggered J-K flip-flop with clear, manufactured by Texas Instruments (TI).  

### **Specifications:**  
- **Logic Type:** J-K Flip-flop  
- **Trigger Type:** Negative Edge  
- **Number of Circuits:** 2  
- **Supply Voltage (VCC):** 4.5V to 5.5V  
- **Operating Temperature Range:** -55°C to +125°C (Military grade)  
- **Package Type:** Ceramic DIP (Dual In-line Package)  
- **Propagation Delay Time:** Typically 20 ns (max 30 ns) at 5V  
- **Output Current:** High-Level: -0.4mA, Low-Level: 8mA  
- **Clear Function:** Asynchronous (active LOW)  

### **Descriptions:**  
- Each flip-flop has independent J, K, clock (CLK), and clear (CLR) inputs.  
- The outputs (Q and Q̅) change state on the negative-going edge of the clock pulse.  
- Asynchronous clear (CLR) overrides the clock and inputs, forcing Q LOW.  

### **Features:**  
- **High-Speed Operation:** Optimized for performance in digital logic applications.  
- **Wide Operating Voltage Range:** Compatible with TTL (Transistor-Transistor Logic) levels.  
- **Low Power Consumption:** LS (Low-Power Schottky) technology for reduced power usage.  
- **Military-Grade Reliability:** Designed for harsh environments.  
- **Independent Control:** Separate inputs and outputs for each flip-flop.  

This device is part of the **SN54 series**, which is the military-grade version of the **SN74 series**, offering extended temperature and reliability specifications.  

Would you like additional details on pin configurations or truth tables?

Dual J-K Flip-Flops With Clear and 3-state Outputs The SN54LS73AJ is a dual negative-edge-triggered J-K flip-flop with clear, manufactured by Texas Instruments (TI).  

### **Specifications:**  
- **Logic Family:** LS (Low-Power Schottky)  
- **Number of Circuits:** 2 (Dual Flip-Flop)  
- **Trigger Type:** Negative-Edge Triggered  
- **Output Type:** Standard  
- **Supply Voltage Range:** 4.75V to 5.25V  
- **Operating Temperature Range:** -55°C to 125°C (Military Grade)  
- **Package Type:** Ceramic DIP (Dual In-Line Package)  
- **Pin Count:** 14  

### **Descriptions and Features:**  
- Each flip-flop has independent J, K, clock (CLK), and clear (CLR) inputs.  
- Negative-edge triggering ensures stable state changes on the high-to-low clock transition.  
- Direct clear (CLR) asynchronously resets the flip-flop outputs to a low state.  
- High noise immunity and low power consumption typical of LS series logic.  
- Suitable for military and industrial applications due to its wide temperature range.  

This device is commonly used in counters, registers, and control logic circuits.

Dual J-K Flip-Flops With Clear and 3-state Outputs The SN54LS73AJ is a dual negative-edge-triggered JK flip-flop with clear, manufactured by **Motorola (MOT)**.  

### **Specifications:**  
- **Logic Family:** LS (Low-Power Schottky)  
- **Number of Circuits:** 2 (Dual Flip-Flop)  
- **Trigger Type:** Negative-Edge  
- **Supply Voltage Range:** 4.75V to 5.25V (standard TTL levels)  
- **Operating Temperature Range:** -55°C to +125°C (military-grade)  
- **Package Type:** Ceramic DIP (Dual In-Line Package)  
- **Output Type:** Standard TTL  

### **Descriptions and Features:**  
- Each flip-flop has independent **J, K, Clock (CLK), and Clear (CLR)** inputs.  
- **Negative-edge triggering** ensures state changes occur on the falling edge of the clock signal.  
- **Asynchronous Clear (CLR)** allows immediate reset of the flip-flop regardless of the clock state.  
- **High noise immunity** typical of LS TTL logic.  
- **Wide operating temperature range** makes it suitable for harsh environments.  
- **Compatible with standard TTL** input/output levels.  

This device is commonly used in sequential logic circuits, counters, and state machines.