Low Voltage IEEE 1149.1 STA Master The SCANSTA101SM is a boundary-scan master device manufactured by National Semiconductor (NSC).  

### **Specifications:**  
- **Function:** Acts as a boundary-scan master for IEEE 1149.1 (JTAG) test access port (TAP) control.  
- **Interface:** Supports up to 16 TAP controllers in a scan chain.  
- **Clock Speed:** Operates at up to 25 MHz.  
- **Power Supply:** Typically operates at 3.3V.  
- **Package:** Surface-mount (SM) package.  

### **Descriptions:**  
- The SCANSTA101SM is designed to simplify the control of multiple JTAG-compliant devices in a scan chain.  
- It provides a simple interface for boundary-scan testing, in-system programming, and debugging.  

### **Features:**  
- **Multi-TAP Control:** Manages up to 16 devices in a single scan chain.  
- **Programmable IR and DR Scan Lengths:** Supports variable instruction and data register lengths.  
- **Hardware and Software Reset Capability:** Includes reset functions for system initialization.  
- **FIFO Buffering:** Helps manage data flow between the host and TAP controllers.  
- **IEEE 1149.1 Compliance:** Fully compatible with the JTAG standard.  

This information is based on the manufacturer's datasheet and technical documentation.