IC Phoenix logo

Home ›  I  › I49 > ISPLSI2128V-60LT100

ISPLSI2128V-60LT100 from LATTICE

Fast Delivery, Competitive Price @IC-phoenix

If you need more electronic components or better pricing, we welcome any inquiry.

0.000ms

ISPLSI2128V-60LT100

Manufacturer: LATTICE

3.3V High Density Programmable Logic

Partnumber Manufacturer Quantity Availability
ISPLSI2128V-60LT100,ISPLSI2128V60LT100 LATTICE 32 In Stock

Description and Introduction

3.3V High Density Programmable Logic The ISPLSI2128V-60LT100 is a high-density programmable logic device (PLD) manufactured by Lattice Semiconductor. Below are the key specifications, descriptions, and features based on Ic-phoenix technical data files:

### **Specifications:**
- **Manufacturer:** Lattice Semiconductor  
- **Family:** ispLSI 2000V  
- **Device Type:** CPLD (Complex Programmable Logic Device)  
- **Speed Grade:** -60 (60ns pin-to-pin delay)  
- **Package:** LT100 (100-pin Thin Quad Flat Pack, TQFP)  
- **Operating Voltage:** 3.3V  
- **Number of Logic Cells:** 128  
- **Number of I/O Pins:** 64  
- **Number of GLBs (Generic Logic Blocks):** 8  
- **Macrocells per GLB:** 16  
- **Total Macrocells:** 128  
- **Maximum Frequency:** ~90 MHz (estimated based on speed grade)  
- **Programmable Interconnect:** Global Routing Pool (GRP)  
- **In-System Programmability (ISP):** Yes  

### **Descriptions:**
- The ISPLSI2128V-60LT100 is a member of Lattice’s ispLSI 2000V family, designed for high-performance, low-power applications.  
- It features a flexible architecture with a mix of programmable logic, I/Os, and routing resources.  
- Supports in-system programming (ISP) via IEEE 1149.1 (JTAG) interface, allowing reprogramming without removing the device from the circuit.  
- Suitable for applications requiring medium-density logic integration, such as state machines, glue logic, and bus interfacing.  

### **Features:**
- **High-Density CPLD:** 128 macrocells in a compact 100-pin package.  
- **3.3V Operation:** Low-power CMOS technology.  
- **Flexible I/O:** 64 I/O pins with programmable slew rate and pull-up resistors.  
- **JTAG Boundary Scan:** Supports IEEE 1149.1 for testing and programming.  
- **Global Routing Pool (GRP):** Provides efficient signal routing between GLBs.  
- **Programmable Outputs:** Supports mixed 3.3V/5V tolerant I/O (with appropriate configuration).  
- **Security Fuse:** Prevents unauthorized reading of programmed logic.  
- **Wide Operating Temperature Range:** Commercial (0°C to +70°C) or Industrial (-40°C to +85°C) options.  

This device is commonly used in telecommunications, industrial control, and embedded systems requiring reconfigurable logic. For detailed timing and electrical characteristics, refer to the official Lattice datasheet.

Partnumber Manufacturer Quantity Availability
ISPLSI2128V-60LT100,ISPLSI2128V60LT100 Lattice 40 In Stock

Description and Introduction

3.3V High Density Programmable Logic The **ISPLSI2128V-60LT100** is a high-density programmable logic device (PLD) manufactured by **Lattice Semiconductor**. Below are its key specifications, descriptions, and features:

### **Specifications:**
- **Manufacturer:** Lattice Semiconductor  
- **Family:** ispLSI 2000V Series  
- **Device Type:** CPLD (Complex Programmable Logic Device)  
- **Logic Elements:** 128 macrocells  
- **Gates:** 6,000 PLD gates  
- **Speed Grade:** -60 (60 ns pin-to-pin delay)  
- **Operating Voltage:** 5V  
- **Package:** 100-pin TQFP (Thin Quad Flat Pack)  
- **I/O Pins:** 64  
- **Operating Temperature:** Commercial (0°C to +70°C)  

### **Descriptions:**
- The **ISPLSI2128V-60LT100** is part of Lattice's **ispLSI 2000V** series, designed for high-performance, in-system programmable logic applications.  
- It features **EE CMOS technology**, allowing for reprogrammability.  
- The device supports **5V operation** and includes a **global routing pool (GRP)** for flexible signal routing.  

### **Features:**
- **In-System Programmability (ISP):** Can be programmed while mounted on a PCB.  
- **High-Speed Performance:** 60 ns maximum pin-to-pin delay.  
- **Flexible Architecture:** 128 macrocells organized in 8 GLBs (Generic Logic Blocks).  
- **Wide Input/Output Support:** 64 I/O pins with programmable pull-up resistors.  
- **Security Fuse:** Prevents unauthorized access to programmed logic.  
- **Low Power Consumption:** Optimized for power efficiency.  
- **JTAG Boundary Scan:** Supports IEEE 1149.1-compliant testing.  

This device is commonly used in applications such as **digital signal processing, communication systems, and industrial control systems**.  

Would you like additional details on programming or application notes?

Request Quotation

For immediate assistance, call us at +86 533 2716050 or email [email protected]

Part Number Quantity Target Price($USD) Email Contact Person
We offer highly competitive channel pricing. Get in touch for details.

Specializes in hard-to-find components chips