In-System Programmable SuperFAST? High Density PLD The **ISPLSI2096E-135LT128** is a high-density programmable logic device (PLD) manufactured by **Lattice Semiconductor**. Below are its key specifications, descriptions, and features:
### **Specifications:**
- **Device Family:** ispLSI 2000E  
- **Logic Cells:** 96  
- **Macrocells:** 96  
- **Gates:** 2,000 PLD gates  
- **Speed Grade:** -135 (135 MHz maximum operating frequency)  
- **Package:** 128-Lead TQFP (Thin Quad Flat Pack)  
- **Operating Voltage:** 5V (±10%)  
- **I/O Pins:** 96  
- **Programmable I/O Standards:** 5V TTL/CMOS compatible  
- **In-System Programmable (ISP):** Yes (via IEEE 1149.1 JTAG interface)  
- **On-Chip Memory:** None (pure PLD architecture)  
- **Power Consumption:** Low power for its density  
### **Descriptions:**
- The **ISPLSI2096E-135LT128** is part of Lattice's **ispLSI 2000E** series, designed for high-performance, low-power applications.  
- It features a **non-volatile E²CMOS** technology, allowing reprogrammability while retaining configuration data when powered off.  
- The device supports **in-system programming (ISP)**, enabling field upgrades without removing it from the circuit board.  
- It is suitable for **glue logic, state machines, and high-speed control applications** in industrial, automotive, and consumer electronics.  
### **Key Features:**
1. **High-Speed Performance:**  
   - **135 MHz system clock speed**  
   - **Fast pin-to-pin delays (5 ns typical)**  
2. **Flexible I/O:**  
   - **96 programmable I/O pins**  
   - **5V TTL/CMOS compatibility**  
3. **In-System Programmability:**  
   - **JTAG (IEEE 1149.1) compliant**  
   - **Reprogrammable without removal from PCB**  
4. **High Reliability:**  
   - **E²CMOS technology (10,000 erase/write cycles)**  
   - **20-year data retention**  
5. **Low Power Consumption:**  
   - **Optimized for power-sensitive designs**  
6. **Package:**  
   - **128-Lead TQFP (Thin Quad Flat Pack)** for space-constrained applications  
This device is ideal for applications requiring **medium-density programmable logic with high speed and reprogrammability**.  
Would you like additional details on any specific aspect?