iSPLSI2032

In-System Programmable High Density PLD The **iSPLSI2032** is a high-performance programmable logic device (PLD) manufactured by Lattice Semiconductor. Below are the factual specifications, descriptions, and features based on available knowledge:

### **Manufacturer:**  
Lattice Semiconductor  

### **Specifications:**  
- **Device Type:** In-System Programmable Large-Scale Integration (ISPLSI)  
- **Family:** ispLSI 2000 Series  
- **Technology:** E²CMOS (Electrically Erasable CMOS)  
- **Density:** 32 macrocells  
- **Speed Grade:** Varies (e.g., -7, -10, -15, -20, -25, -30)  
- **Operating Voltage:** 5V (±10%)  
- **Maximum Operating Frequency:** Up to **125 MHz** (varies by speed grade)  
- **I/O Pins:** 32 (configurable as inputs, outputs, or bidirectional)  
- **Package Options:** PLCC, TQFP, PQFP  

### **Descriptions:**  
- The **iSPLSI2032** is a member of Lattice's **ispLSI 2000** series, optimized for high-speed, low-power programmable logic applications.  
- It features **in-system programmability (ISP)**, allowing users to reconfigure the device while installed in a circuit.  
- The device is designed for **glue logic, state machines, and high-speed control applications**.  
- It includes a **global routing pool (GRP)** for flexible signal routing.  

### **Features:**  
- **32 macrocells** (organized in 4 GLBs - Generic Logic Blocks)  
- **5V operation** with TTL-compatible inputs and outputs  
- **In-system programmable (ISP)** via IEEE 1149.1 (JTAG) interface  
- **Non-volatile E²CMOS technology** (retains configuration when powered off)  
- **Flexible I/O** (supports 3-state buffering and bidirectional I/O)  
- **High-speed global clock distribution**  
- **Security bit** to prevent unauthorized readback  

This information is based on Lattice Semiconductor's official documentation for the **iSPLSI2032**. For exact performance metrics and timing details, refer to the datasheet.

In-System Programmable High Density PLD