72-Mbit QDR甀I+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency) with ODT The CY7C25652KV18-500BZI is a high-performance, low-power CMOS SRAM device manufactured by Cypress Semiconductor (now Infineon Technologies). Below are its key specifications:

- **Type**: 256K x 18 Synchronous Pipelined SRAM  
- **Density**: 4.5 Mbit  
- **Organization**: 262,144 words × 18 bits  
- **Supply Voltage**: 1.7V–1.9V (core), 1.7V–3.6V (I/O)  
- **Speed**: 500 MHz (2.0 ns clock-to-data access)  
- **Operating Temperature**: Commercial (0°C to +70°C) or Industrial (-40°C to +85°C)  
- **Package**: 165-ball BGA (Ball Grid Array), 13mm × 15mm  
- **Interface**: HSTL (High-Speed Transceiver Logic) or SSTL (Stub Series Terminated Logic)  
- **Features**:  
  - Pipelined and flow-through operation  
  - Byte Write capability  
  - On-chip address and data pipeline registers  
  - JTAG boundary scan support  
  - Burst mode support (linear or interleaved)  
  - Single-cycle deselect feature  

This SRAM is designed for high-speed networking, telecommunications, and other performance-critical applications.  

(Source: Cypress/Infineon datasheet for CY7C25652KV18-500BZI.)