72-Mbit QDR甀I+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency) with ODT The CY7C25652KV18-500BZC is a high-performance, low-power CMOS SRAM device manufactured by Cypress Semiconductor (now part of Infineon Technologies). Here are its key specifications:

- **Type**: 256K x 52 Synchronous Flow-Through SRAM  
- **Density**: 13.3 Mb (13,312 Kbits)  
- **Organization**: 262,144 words × 52 bits  
- **Supply Voltage**: 1.7V to 1.9V (nominal 1.8V)  
- **Speed**: 500 MHz (2.0 ns clock-to-output access time)  
- **Operating Current**: ~1.1A (typical at 500 MHz)  
- **Standby Current**: ~15 mA (typical)  
- **I/O Type**: HSTL (High-Speed Transceiver Logic)  
- **Package**: 165-ball FBGA (Fine-pitch Ball Grid Array)  
- **Temperature Range**: Commercial (0°C to +70°C)  
- **Features**:  
  - Pipelined and flow-through operation  
  - Byte-wide write control  
  - 2-cycle read/write deselect  
  - JTAG boundary scan support  
  - ZQ pin for output impedance calibration  

This device is designed for high-speed networking, telecommunications, and other performance-critical applications.