36-Mbit DDR II+ SRAM Two-Word Burst Architecture (2.0 Cycle Read Latency) The CY7C1250KV18-400BZXC is a high-performance SRAM device manufactured by Cypress Semiconductor (now Infineon Technologies). Here are its key specifications:

1. **Type**: 72-Mbit (2M x 36) QDR™ II+ SRAM (Quad Data Rate).  
2. **Speed**: 400 MHz (2.5 ns clock cycle).  
3. **Voltage Supply**: 1.8V (core) and 1.5V/1.8V (I/O).  
4. **Architecture**: Separate independent read and write ports.  
5. **Data Rate**: Up to 800 Mbps (double data rate on both ports).  
6. **Latency**: Programmable echo clock (CQ/CQ#) with 1 or 2-cycle latency.  
7. **Package**: 165-ball FBGA (Fine-Pitch Ball Grid Array).  
8. **Temperature Range**: Commercial (0°C to +70°C) or Industrial (-40°C to +85°C).  
9. **Features**:  
   - Burst lengths of 2 or 4.  
   - Supports concurrent read and write operations.  
   - HSTL (High-Speed Transceiver Logic) I/O interface.  
   - JTAG boundary scan (IEEE 1149.1 compliant).  

For exact details, refer to the official datasheet from Cypress/Infineon.