AD1891JNManufacturer: AD SamplePort Stereo Asynchronous Sample Rate Converters | |||
| Partnumber | Manufacturer | Quantity | Availability |
|---|---|---|---|
| AD1891JN | AD | 3 | In Stock |
Description and Introduction
SamplePort Stereo Asynchronous Sample Rate Converters FEATURESAutomatically Sense Sample Frequencies—NoProgramming RequiredEXAMPLE EXAMPLETolerant of Sample Clock JitterFREQUENCIES: FREQUENCIES:DAT 48kHz OR DAT 48kHz ORSmooth Transition When Sample Clock FrequenciesCD 44.1kHz OR CD 44.1kHz ORCrossBROADCAST 32kHz BROADCAST 32kHzAD1890/Accommodate Dynamically Changing AsynchronousAD1891INPUT SAMPLE CLOCK OUTPUT SAMPLE CLOCKSample Clocks8 kHz to 56 kHz Sample Clock Frequency Range1:2 to 2:1 Ratio Between Sample ClocksINPUT SERIAL DATA OUTPUT SERIAL DATA–106 dB THD+N at 1 kHz (AD1890)120 dB Dynamic Range (AD1890)Optimal Clock Tracking Control–Short/Long Group Delay Modes the two clocks. The input and output sample clock frequencies–Slow/Fast Settling Modes can nominally range from 8 kHz to 56 kHz, and the ratioLinear Phase in All Modes between them can vary from 1:2 to 2:1.Equivalent of 4 Million 22-Bit FIR Filter CoefficientsThe AD1890/AD1891 use multirate digital signal processingStored On-Chiptechniques to construct an output sample stream from the inputAutomatic Output Mutesample stream. The input word width is 4 to 20 bits for theFlexible Four Wire Serial InterfacesAD1890 or 4 to 16 bits for the AD1891. Shorter input wordsLow Powerare automatically zero-filled in the LSBs. The output wordwidth for both devices is 24 bits. The user can receive as many
|
|||
Application Scenarios & Design Considerations
SamplePort Stereo Asynchronous Sample Rate Converters# AD1891JN Technical Documentation
## 1. Application Scenarios ### Typical Use Cases  Digital Audio Workstations (DAWs)   Broadcast Systems   Consumer Audio Equipment  ### Industry Applications  Telecommunications   Automotive Infotainment  ### Practical Advantages and Limitations  Advantages:   Limitations:  ## 2. Design Considerations ### Common Design Pitfalls and Solutions  Clock Domain Issues   Power Supply Decoupling   Interface Timing  ### Compatibility Issues with Other Components  Digital Interface Compatibility   Clock System Integration   Mixed-Signal Considerations  ### PCB Layout Recommendations  Power Distribution   Signal Routing   Thermal Management   Component Placement  |
|||
For immediate assistance, call us at +86 533 2716050 or email [email protected]
Specializes in hard-to-find components chips