Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flop with Preset/ Clear/ and Complementary Outputs The 74LS112 is a dual J-K flip-flop integrated circuit manufactured by Panasonic. It features two independent J-K flip-flops with preset and clear inputs. The device operates with a supply voltage range of 4.75V to 5.25V and is designed for use in high-speed logic applications. The 74LS112 has a typical propagation delay of 20 ns and a maximum clock frequency of 30 MHz. It is available in a 16-pin DIP (Dual In-line Package) and is compatible with TTL (Transistor-Transistor Logic) levels. The operating temperature range for the 74LS112 is 0°C to 70°C.